nmtr

其实，简单的RISC是很好设计的，现在，很多大学的小研顶好Spec，几个个人3个月就可以设计好一个，加上FPGA原型。我觉得CPU设计的关键不是在实现上而是在思想上。国内的CPU都是捡的人家的体系结构。比如龙芯等改进很少。还有就是对高级的编译器的设计及移植。BTW，国内很多大学已经在做较大芯片时，现在一般会使用。18，还有使用。13的了。

caprix

[quote:8c704136a8="cnhzcy14"]刚看了一下easyright的网站，你们是在fpga上实现的吧？还有，建议你们用verilog写内核，顺便推广一下SystemC，和SystemVerilog，这几个语言国内都很缺，虽然后两个还不是正式标准，但是总是走在其他国家后面，而且还落后很多，不爽！！后两个语言的资料官方网站上有很多。我在台湾的一个论坛上看到，要综合SystemC好像只需现成的C/C++编译器，只是需要下载一些库就可以了，至于模拟仿真，最新的ModelSim好像已经支持SystemC了。但是我都还没尝试过！你们综合VHDL代码用的是xilinx的ise吗？[/quote]

I think u mean Prosilog Nepsys.
http://www.prosilog.com/products/nepsys/document/NEPSYS.pdf

ouzi770

那个资料文档我下不了啊，那位大侠给我email一份，谢谢了：）
我的email：ouzi770@ee.buaa.edu.cn

robinswan

既然是开发CPU的，能不能详细的介绍一下 Linux 下面的 EDA 开发环境的建立啊？
比如，如何对 hvdl, verilog 进行编译，仿真等等 。
其实 Linux 下这些软件很多的，只可惜都不是开源或者是自由的。
有没有开源或者是自由的解决方案呢？

我也只是想体会和学习一下，大家也未必是真的要做个实用的CPU出来吧。
顶多是在 PLD，FPGA 上验证一下而已。

linxiaoxin

大家好，最近学校也开展了VHDL语言课程，现在实验是做一个十六位的RISC CPU，我很想看看上面的文档，可是也下不了了，麻烦各位，如果谁有的话，发一份给我，在此不限感激。

linxiaoxin

忘了写邮箱了： lookou@gmail.com
或则 linxiaoxin@hit.edu.cn谢谢

vhdlvhdl

如果哪位有给我也发一份 vhdlnew@sina.com 谢谢了!

vhdlvhdl

就是那个十六位的RISC CPU 如果有顺便给我发一份 vhdlnew@sina.com 非常感谢!

crabhit

顺便给我也发一份cabhit@gmail.com
谢谢

deverchang

Icarus verilog是一个能够跑在Linux下的verilog开发工具，并且是开源的（GPL）,可以去主页看看

bluesky000

我们这学期组成原理的课程设计就是设计16位CPU
哪位方便的话也发给我一份吧

mouselhc@sohu.com

先谢谢了。

我一个学硬件的学长去西门子做销售了，人各有志啊。